高速回路基板において、信号劣化は深刻な問題です。
ドライバから出力された信号がレシーバの端子部分で品質が保たれているかどうか、遅延によるタイミングエラーが存在しないかどうか等の挙動を確認するため、HyperLynxによる伝送線路シミュレーションを使用して、検証いたします。

IBISデータ、解析対象信号、動作周波数、基板層構成等のご指示をいただきます。

パターン設計前に回路シミュレーションを行います。
問題になりそうな配線を個別にチェック。必要に応じて対策を加えます。

設計中・設計後にボードシミュレーションを行います。
対策を施したラインをチェック。終端抵抗や回路定数の最適化を検討。

　以上の工程を踏まえることで、パターン設計の修正やプリント基板の再作費用を軽減することができます。